Publisher

UNDIPUNDIP

Journal Transient: Jurnal Ilmiah Teknik ElektroTransient: Jurnal Ilmiah Teknik Elektro Abstract

Saat ini pentingnya miniaturisasi dimensi pada perangkat elektronik telah memaksa produsen untuk berinovasi pada struktur dan mekanisme hantaran dari transistor. Junctionless FET (JLFET) telah menunjukkan potensi lebih pada skala dimensi dengan mengurangi kebutuhan source dan drain, berbeda dengan Silicon-On-Insulator (SOI MOSFET). SOI MOSFET masih membutuhkan source dan drain dalam struktur fisisnya. Tugas akhir ini berfokus pada membandingkan kinerja threshold voltage (Vt) dan subthreshold slope (SS) dari JLT dari JLFET dan SOI MOSFET menggunakan Silvaco TCAD 2007. Hasil penelitian menunjukkan bahwa dalam subhtreshold slope (SS), JLFET memiliki nilai ideal sebesar 60 mV/decade, yang unggul dari SOI MOSFET untuk tingkat doping yang sama. Di samping itu, threshold voltage (Vt) menunjukkan kecenderungan yang berbeda antara kedua jenis perangkat. Variasi parameter gate length (Lg), thickness of gate oxide (tox), thickness of silicon (tsi), dan doping concentration (NA) dilakukan pada struktur SOI MOSFET dan JLFET untuk mengetahui trend variasi tersebut terhadap threshold voltage dan substhreshold swing.

Conclusion

Telah berhasil dirancang struktur MOSFET jenis SOI-based, JLT-based, JLT-in situ gate, dan JLT-metal gate menggunakan perangkat lunak Silvaco TCAD 2007 dengan panjang gerbang 50nm, 100nm, dan 200nm.Struktur SOI memiliki trend dimana nilai tegangan ambang berbanding lurus dengan kenaikan panjang gerbang.Sedangkan pada struktur JLT memiliki trend dimana kenaikan tegangan ambang berbanding terbalik dengan nilai panjang gerbang.Semua jenis struktur pada perancangan terjadi penurunan nilai SS ketika panjang gerbang semakin tinggi.Hal ini disebabkan karena muncul SCE, yaitu efek dimana ketika panjang gerbang mengecil makan terjadi kenaikan nilai SS.

Future Research

Berdasarkan hasil penelitian, terdapat beberapa arah penelitian lanjutan yang dapat dilakukan. Pertama, perlu dilakukan studi lebih lanjut mengenai pengaruh material gate yang berbeda pada kinerja JLT, terutama untuk mengeksplorasi material dengan work function yang lebih optimal untuk meningkatkan kecepatan switching. Kedua, penelitian dapat difokuskan pada optimasi struktur JLT dengan mempertimbangkan efek short channel, misalnya dengan mengintegrasikan teknik doping 3D atau penggunaan high-k dielectric untuk mengurangi efek ini. Ketiga, simulasi dapat diperluas dengan mempertimbangkan efek variasi proses fabrikasi (process variation) terhadap kinerja perangkat, sehingga desain menjadi lebih robust dan dapat diandalkan dalam kondisi produksi yang sebenarnya.

Metadata

File size	425.91 KB
Pages	8
DMCA	Report