IAESCOREIAESCORE

International Journal of Electrical and Computer Engineering (IJECE)International Journal of Electrical and Computer Engineering (IJECE)

Terdapat permintaan besar terhadap blok aritmatika berkecepatan tinggi, karena peningkatan kinerja unit pemrosesan. Untuk clock sistem dengan frekuensi tinggi, blok aritmatika harus mampu mengimbangi kebutuhan daya komputasi yang semakin besar. Area dan kecepatan umumnya merupakan kendala yang saling bertentangan, sehingga peningkatan kecepatan biasanya menghasilkan area yang lebih besar. Dalam penelitian ini, kami mencoba menentukan solusi terbaik untuk masalah ini dengan membandingkan hasil dari berbagai pengali. Berbagai ukuran dari dua algoritma untuk pengali perangkat keras berkecepatan tinggi dipelajari dan diimplementasikan, yaitu pengali paralel dan pengali bit serial. Kinerja kedua pengali ini dibandingkan dengan mengimplementasikan masing-masing secara terpisah dalam VHDL. Sejumlah desain pengali berkecepatan tinggi dikembangkan, dan algoritma serta desain pengali tersebut dibahas. Hasil penelitian ini akan membantu kita memilih opsi terbaik antara pengali serial dan paralel untuk pengali titik tetap dan titik mengambang yang akan difabrikasi dalam berbagai sistem. Karena pengali merupakan salah satu komponen paling penting dalam banyak sistem, menganalisis berbagai pengali akan membantu kita merancang sistem yang lebih baik dari segi area dan kecepatan.

Dua jenis pengali berbeda untuk perkalian titik tetap dan titik mengambang dirancang, diimplementasikan, dan dikaji.Analisis komparatif terhadap pengali tersebut menjadi kontribusi utama penelitian ini.Ditemukan bahwa seiring dengan peningkatan ukuran, delay dan area perangkat keras juga meningkat.Selain itu, pengali paralel memiliki area dan delay yang lebih besar dibandingkan pengali serial, sedangkan desain pengali paralel titik mengambang menempati area yang lebih kecil dibanding desain pengali bit serial titik tetap.

Pertama, perlu diteliti lebih lanjut bagaimana performa pengali bit serial dan paralel pada arsitektur 32-bit atau 64-bit untuk sistem dengan sumber daya terbatas, agar dapat diketahui efisiensi energi dan skalabilitasnya dalam aplikasi dunia nyata. Kedua, dapat dikembangkan studi komparatif yang memasukkan teknik optimasi seperti penggunaan carry-save adder atau Booth encoding pada kedua jenis pengali, untuk melihat pengaruhnya terhadap delay dan area tanpa mengubah pendekatan dasar dari masing-masing arsitektur. Ketiga, penting untuk mengevaluasi integrasi pengali titik mengambang 16-bit ke dalam sistem pemrosesan sinyal digital secara menyeluruh, termasuk dampaknya terhadap akurasi perhitungan dan throughput sistem secara keseluruhan dibandingkan dengan versi titik tetap, sehingga dapat memberikan panduan desain yang lebih komprehensif bagi rekayasa sistem digital di masa depan.

File size118.02 KB
Pages9
DMCAReportReport

ads-block-test