IAESCOREIAESCORE

International Journal of Electrical and Computer Engineering (IJECE)International Journal of Electrical and Computer Engineering (IJECE)

Makalah ini menyajikan rancangan dan implementasi demodulator BPSK dan sinkronisasi bit yang dapat diprogram. Demodulator didasarkan pada desain loop Costas, sedangkan sinkronisasi bit didasarkan pada detektor kesalahan waktu Gardner. Kelebihan dari desain ini adalah bahwa itu menawarkan kemampuan penggunaan multirate dan tidak bergantung pada perhitungan koefisien filter, sudut input NCO untuk setiap tingkat data tertentu, sehingga menghindari kompleksitas komputasi.

Sebuah rancangan dan pengembangan demodulator BPSK-bit sinkronizer yang dapat diprogram menggunakan pengolahan multirate telah ditunjukkan.Dalam penelitian ini, telah dibuktikan bahwa demodulator dan sinkronisasi bit dapat diprogram untuk berbagai tingkat data dari 1 kbps hingga 8 kbps.Penelitian ini juga menunjukkan bahwa kebutuhan clock yang lebih tinggi dapat dioptimalkan lebih lanjut dengan mengimplementasikan filter FIR dengan paralelisme yang lebih tinggi dan membuat sinkronisasi bit bekerja dengan dua sampel per bit.

Penelitian ini dapat diteruskan dengan mengembangkan demodulator BPSK-bit sinkronizer yang dapat diprogram untuk frekuensi pembawa yang berbeda dan tingkat data yang lebih tinggi. Selain itu, penelitian juga dapat dilakukan untuk mengoptimalkan kebutuhan clock dan mengembangkan FILTER yang lebih efisien. Dengan demikian, penelitian ini dapat memberikan kontribusi pada pengembangan sistem komunikasi yang lebih effisien dan efektif.

  1. #multirate processing#multirate processing
File size242.07 KB
Pages8
DMCAReportReport

ads-block-test